TRABAJO PRÁCTICO:

Unidad 9

Arquitectura de Computadores

CURSO K1028

|  |  |  |
| --- | --- | --- |
| **Bencina**, Morena | 1772922 | mbencina  @est.frba.utn.edu.ar |
| **Colotto**, Nahuel | 1774189 | ncolotto  @est.frba.utn.edu.ar |
| **Enrique Zabala**, Laureano Gaspar | 1770640 | lenriquezabala  @est.frba.utn.edu.ar |
| **Lopez Joffre**, Dolores | 1762023 | dlopezjoffre  @est.frba.utn.edu.ar |
| **Tossi**, Santiago Nicolas | 1773355 | stossi  @est.frba.utn.edu.ar |

1. ¿Qué es la Paginación? Distinga respecto de la Segmentación. Ventaja e inconvenientes de su uso.

La paginación es un procedimiento de gestión de la memoria muy eficaz en los sistemas operativos multitarea que manejan memoria virtual. Divide y manipula los programas y los datos en trozos de tamaño fijo, llamados páginas.

A diferencia con los segmentos, las páginas no guardan relación con la estructura lógica con la que se ha construido el software.

La mayor ventaja de la paginación se obtiene en la transferencia e intercambio de elementos entre la memoria virtual y la física. El hecho de que las páginas tengan siempre el mismo tamaño facilita la ocupación de la memoria así como el rendimiento en su explotación

El mayor inconveniente que presenta la paginación es el mal aprovechamiento de la memoria, puesto que las páginas tienen un tamaño fijo y puede que un objeto de código sea muy grande y requiere varias páginas o que un objeto de los datos ocupe menos espacio que una página, por lo tanto la paginación no se adapta a las necesidades de espacio que precisa el software.

1. Resume el mecanismo de Paginación

El mecanismo de paginación es optativo y para habilitarlo se debe colocar en 1 el bit de PG. Cuando está habilitada se divide a cada segmento del espacio lineal en páginas sucesivas de 4KB (el pentium inclusive hasta de 4 MB). la Unidad de Paginación carga y distribuye, de forma aleatoria, las páginas que se precisan en cada momento Los algoritmos son mucho más sencillos y efectivos que en la segmentación. Se optimiza el aprovechamiento del espacio de memoria.

Se hace una organización de la memoria física que consiste en dividir la memoria en partes de igual tamaño. A estas partes se las denomina páginas físicas o marcos.

1. Qué es el Fallo de Página y cómo lo resuelve la Unidad de Paginación?

Un fallo de página es una excepción arrojada cuando un programa informático requiere una dirección que no se encuentra en la memoria principal actualmente. Cada vez que la Unidad de Paginación detecta que la página no reside en la memoria principal, genera un fallo de página, que origina una excepción que llama a una rutina del Sistema Operativo que se encarga de trasladar dicha página desde la memoria virtual a disco hasta la memoria física o RAM.

1. ¿Cómo se resuelve la protección a nivel página?

El funcionamiento de la paginación es optativo y para su habilitación basta con poner a 1 un bit (PG) de uno de los registros de control (CR0). Como a dicho bit solo se le puede modificar en Modo Protegido, la paginación solo opera en dicho modo.

Uno de los posibles bits del campo de atributos en una entrada del Directorio o de las Tablas de Páginas es el bit Usuario/Supervisor (U/S). Este indica el nivel de privilegio correspondiente a dicha página. Esto permite aplicar reglas de protección a la paginación, aunque menos potentes al existir solo dos niveles de privilegio: Nivel Supervisor, equivalente al nivel 0 de la segmentación y Nivel Usuario, equivalente al nivel 3.

Si U/S = 1, la página tiene nivel Supervisor y, por tanto, el mayor grado de confianza y seguridad. En dichas páginas pueden existir todo tipo de instrucciones, mientras que las páginas con el nivel de Usuario (U/S = 0) tienen ciertas restricciones.


Al activarse la paginación, cada acceso a memoria soporta tres controles por parte del sistema de protección:

* A nivel de descriptor de segmento.
* A nivel de entrada al Directorio.
* A nivel de entrada a la Tabla de Páginas.

El nivel resultante en la paginación se considera como el más restrictivo entre el correspondiente a la entrada del Directorio y el de la entrada de la Tabla de Páginas. Cualquier fallo en la protección que detecta la Unidad de Paginación origina una excepción, que, entre otras cosas, guarda el valor de la dirección lineal que lo ha provocado en uno de los registros de control (CR2).

1. ¿Cómo es la estructura de una entrada del directorio o de las Tablas de Páginas? Esquematiza e indique el significado de los atributos

La entrada seleccionada del Directorio contiene la dirección de la base de una página, que actúa como una segunda Tabla de Páginas, formada por 1 K entradas de 32 bits cada una. Se accede a una de estas entradas sumando a la dirección base de la Tabla de Páginas los 10 bits centrales de la dirección lineal. En la entrada seleccionada se almacena la dirección de la base de la página a acceder junto a sus atributos y para elegir, dentro de ella, la posición concreta, se suma a la base el valor de los 12 bits de menos peso de la dirección lineal.



Los atributos son:

* P (BIT DE PRESENCIA): Es el bit de menos peso de una entrada. Si P = 1, indica que la página está cargada en la memoria física y, en consecuencia, los restantes bits de dicha entrada son operativos. Si P = 0, significa que la página no está cargada en la memoria física. La CPU genera una excepción de fallo de página, que activa una rutina del S.O. que trae la página desde la unidad de almacenamiento externo (disco) a la RAM. Una vez cargada la página en la memoria física, el Sistema Operativo pone P = 1, escribe los 20 bits de más peso de la entrada con el valor correspondiente a la dirección de la base de la página y actualiza los restantes bits de los atributos. Posteriormente, la CPU vuelve a acceder a la entrada y como P = 1, procede a la lectura o escritura de la posición accedida.
* A (BIT ACCEDIDO): Se pone a 1 cada vez que se accede a dicha página. Este bit lo maneja el S.O. para llevar la cuenta del número de accesos que tiene cada página. Cada poco tiempo el S.O. lee este bit y, si vale 1, lo pasa a 0 e incrementa el contador que tiene asociada la página. El número de accesos es empleado por el algoritmo LRU para eliminar de la memoria la página que menos se haya usado recientemente.
* SIZ (BIT SIZE): Este bit sólo existe en CR3 y si está activado el Pentium trabajará con páginas de tamaño 4MB.
* D (BIT SUCIO): Indica si se ha escrito en la página. Si D = 1, significa que se ha escrito y cuando se quiera eliminar la página habrá que salvarla en la memoria virtual para mantenerla actualizada. Si D = 0, se puede sobrescribir en esta página cuando se decide sustituirla por otra ya que no ha sido modificada durante su estancia en la memoria principal.
* R/W (BIT DE LECTURA/ESCRITURA): Si R/W = 1, la página es accesible en lectura y escritura, mientras que si vale cero, sólo se puede leer.
* U/S (BIT USUARIO/SUPERVISOR): Indica el nivel de privilegio correspondiente a dicha página: Nivel Supervisor (U/S = 1), equivalente al nivel 0 de la segmentación y Nivel Usuario (U/S = 0), equivalente al nivel 3.
* PCD (BIT DE ACTIVACIÓN DE LA CACHÉ): Indica si la página es cacheable, si se puede meter o no en la memoria caché.
* PWT (BIT DE ESCRITURA OBLIGADA): Indica que la página además de ser cacheable funciona en modo de Escritura Obligada.
* Definibles: Tres bits a disposición del S.O. que pueden usarse para guardar información auxiliar sobre la página.

1. ¿Cuál es la función de la Tabla de Traducción de Direcciones Lineales (TLB)? Justifique su uso

La TLB guarda la traducción de las direcciones lineales a físicas, correspondientes a las 32 últimas páginas que se han manejado. La CPU consulta a la TLB en cada acceso a memoria y, en el caso de que la página referenciada se halle almacenada junto a su traducción, se obtiene la dirección física rápidamente en cuestión de nanosegundos. Pero en caso de que la pagina no este en la TLB, se accede al directorio (Tabla de Páginas) y se carga el valor en la TLB, luego la CPU vuelve a buscar en la TLB para efectuar el acceso, pero esto tendrá un leve retardo con respecto a si ya la tuviera guardada en la TLB.

1. Explique cómo funciona la TLB

Las 32 entradas residentes en la TLB se controlan 32 páginas, que suponen un espacio total de 128 KB de memoria, Las 32 entradas de la TLB están organizadas en cuatro grupos de ocho entradas cada uno, que operan en paralelo. La gran velocidad de memoria se debe a la utilizacion del metodo CAM (Memoria de Acceso por Contenido). Cada entrada CAM esta compuesta de una etiqueta y dato, cuando se quiere obtener informacion se suministra un valor que se compara con los campos de etiqueta, en caso de que coincida y se detecte como ACIERTO, la informacion asociada se obtiene como salida. En la TLB se proporciona una direccion lineal como entrada y devuelve una direccion fisica como salida. En caso de que el comparador no encuentre una etiqueta igual a la que se busca se senala como FALLO.  
La comparacion se realiza con los bits 12, 13 y 14 de la direccion lineal, se selecciona una entrada de los 4 grupos simultáneamente (20 bits cada entrada) y con comparadores que trabajan en simultaneo comparan las 4 entradas con los bits 15 a 31 de la direccion lineal. En caso de que alguno de los comparadores detecte ACIERTO, la cpu procede a extraer la información ligada a la etiqueta.

1. Resuma mediante un diagrama de flujo como coexisten las dos TLB independientes que tiene para el caché de instrucciones y el de datos.